Eriemon

Utilice para diseño Verilog/RTL (incluyendo en chino), análisis de RTL existente, planificación de verificación-reparación, refinamiento controlado, comparación semántica, depuración y lint estático. También cubre andamios de banco de pruebas auto-verificables y revisión con calidad ASIC para diseños Verilog, incluyendo RTL Verilog-2001 sintetizable y validación Vivado/xsim.

Utilícelo al trabajar en el desarrollo, diseño, modificación o depuración de HLS, incluyendo síntesis de alto nivel con Vitis HLS, AMD/Xilinx HLS, kernels C/C++, pragmas, DATAFLOW, particionamiento de arrays y análisis de informes HLS o problemas de RTL.

Esta habilidad se utiliza para gestionar archivos AGENTS.md y reglas de agentes de codificación de IA, incluyendo creación, actualización, verificación y revisión. También es aplicable cuando AGENTS.md falta, tiene metadatos de versión inconsistentes, o cuando el usuario se refiere a AGENTS.md, reglas de agente o al espacio de trabajo actual.

Úselo cuando Codex necesite gestionar repositorios de GitHub mediante gh CLI o las APIs de GitHub. Esto incluye la gestión de issues, pull requests, CI de GitHub Actions, releases, protección de ramas, auditorías de seguridad y tareas de gobernanza de repositorios.