← Volver al catálogo

vf-rtl

Use this skill to start or resume the VeriFlow RTL hardware design pipeline (architect to synth). Trigger this when the user asks to "run the RTL flow", "design hardware", or "start the pipeline". Pass the project directory path as the argument. Optional: append `--benchmark` to auto-generate a benchmark report after the pipeline completes.

19estrellas
Actualizado hace 18 días

Ver en GitHub ↗

Cómo agregar

/plugin marketplace add bjwanneng/veriflow-cc

El comando exacto puede variar según el repositorio. Consulta el README en GitHub.

Para el autor de la skill

Pega en el README de tu repo

Muestra que tu skill está catalogada en Skillteca, genera backlink y tráfico rastreable.

Listada na Skillteca
[![Listada na Skillteca](https://www.skillteca.com.br/api/badge/vf-rtl/svg)](https://www.skillteca.com.br/skills/vf-rtl?utm_source=badge&utm_medium=readme&utm_campaign=badge)

Alerta por categoría

Recibe nuevas skills de Design e Frontend todos los lunes

Un email corto con solo las skills nuevas de Design e Frontend. 4 minutos de lectura, sin spam, te das de baja con un clic.

Confirmas tu email en el primer envío. Sin spam. Te das de baja con un clic.

CompartirXLinkedIn

Comentarios · Sin comentarios

Entra para comentar. Entrar

  • Aún no hay comentarios. Sé el primero.